हाय-स्पीड कन्व्हर्टर वापरताना कोणते महत्त्वाचे पीसीबी राउटिंग नियम पाळले पाहिजेत?

AGND आणि DGND ग्राउंड लेयर वेगळे केले पाहिजेत?

साधे उत्तर असे आहे की ते परिस्थितीवर अवलंबून असते आणि तपशीलवार उत्तर असे आहे की ते सहसा वेगळे केले जात नाहीत.कारण बहुतेक प्रकरणांमध्ये, ग्राउंड लेयर वेगळे केल्याने केवळ रिटर्न करंटची इंडक्टन्स वाढेल, ज्यामुळे चांगल्यापेक्षा जास्त नुकसान होते.सूत्र V = L(di/dt) दर्शविते की जसजसे इंडक्टन्स वाढते तसतसे व्होल्टेजचा आवाज वाढतो.आणि स्विचिंग करंट जसजसे वाढते (कारण कन्व्हर्टर सॅम्पलिंग रेट वाढते), व्होल्टेजचा आवाज देखील वाढेल.म्हणून, ग्राउंडिंग स्तर एकत्र जोडलेले असले पाहिजेत.

एक उदाहरण असे आहे की काही अनुप्रयोगांमध्ये, पारंपारिक डिझाइन आवश्यकतांचे पालन करण्यासाठी, गलिच्छ बस पॉवर किंवा डिजिटल सर्किटरी विशिष्ट भागात ठेवणे आवश्यक आहे, परंतु आकाराच्या मर्यादेमुळे, बोर्ड तयार करणे चांगले लेआउट विभाजन साध्य करू शकत नाही, यामध्ये केस, वेगळी ग्राउंडिंग लेयर ही चांगली कामगिरी मिळविण्याची गुरुकिल्ली आहे.तथापि, संपूर्ण डिझाइन प्रभावी होण्यासाठी, हे ग्राउंडिंग लेयर बोर्डवर कुठेतरी पुल किंवा कनेक्शन पॉईंटद्वारे एकत्र जोडलेले असणे आवश्यक आहे.म्हणून, कनेक्शन बिंदू विभक्त ग्राउंडिंग स्तरांवर समान रीतीने वितरीत केले पाहिजेत.सरतेशेवटी, PCB वर अनेकदा एक कनेक्शन पॉइंट असेल जो कार्यप्रदर्शनात ऱ्हास होऊ न देता विद्युत प्रवाह परत जाण्यासाठी सर्वोत्तम स्थान बनतो.हे कनेक्शन पॉईंट सहसा कनवर्टर जवळ किंवा खाली स्थित आहे.

पॉवर सप्लाय लेयर्सची रचना करताना, या लेयर्ससाठी उपलब्ध असलेले सर्व कॉपर ट्रेस वापरा.शक्य असल्यास, या स्तरांना संरेखन सामायिक करण्यास अनुमती देऊ नका, कारण अतिरिक्त संरेखन आणि विअस हे लहान तुकड्यांमध्ये विभाजित करून पॉवर सप्लाय लेयरला त्वरीत नुकसान करू शकतात.परिणामी विरळ पॉवर लेयर सध्याच्या मार्गांना जिथे त्यांना सर्वात जास्त आवश्यक आहे तिथे दाबू शकते, म्हणजे कन्व्हर्टरच्या पॉवर पिन.विअस आणि अलाइनमेंट्समधील विद्युतप्रवाह दाबल्याने प्रतिकार वाढतो, ज्यामुळे कनव्हर्टरच्या पॉवर पिनमध्ये थोडासा व्होल्टेज कमी होतो.

शेवटी, वीज पुरवठा स्तर प्लेसमेंट गंभीर आहे.अॅनालॉग पॉवर सप्लाय लेयरच्या वर कधीही गोंगाट करणारा डिजिटल पॉवर सप्लाय लेयर स्टॅक करू नका किंवा ते दोन वेगवेगळ्या लेयर्सवर असले तरीही जोडू शकतात.प्रणाली कार्यक्षमतेच्या ऱ्हासाचा धोका कमी करण्यासाठी, जेव्हा शक्य असेल तेव्हा डिझाइनने या प्रकारच्या स्तरांना एकत्र ठेवण्याऐवजी वेगळे केले पाहिजे.

पीसीबीच्या पॉवर डिलिव्हरी सिस्टम (पीडीएस) डिझाइनकडे दुर्लक्ष केले जाऊ शकते का?

पीडीएसचे डिझाइन उद्दिष्ट वीज पुरवठ्याच्या वर्तमान मागणीच्या प्रतिसादात व्युत्पन्न व्होल्टेज रिपल कमी करणे हे आहे.सर्व सर्किट्सना विद्युत प्रवाह आवश्यक असतो, काहींना जास्त मागणी असते आणि इतर ज्यांना वेगवान दराने विद्युत प्रवाह आवश्यक असतो.पूर्णतः कमी-प्रतिबाधा शक्ती किंवा ग्राउंड लेयर आणि चांगले पीसीबी लॅमिनेशन वापरल्याने सर्किटच्या सध्याच्या मागणीमुळे व्होल्टेजची लहर कमी होते.उदाहरणार्थ, जर डिझाइन 1A च्या स्विचिंग करंटसाठी डिझाइन केले असेल आणि PDS चा प्रतिबाधा 10mΩ असेल, तर कमाल व्होल्टेज रिपल 10mV असेल.

प्रथम, एक PCB स्टॅक रचना कॅपेसिटन्सच्या मोठ्या स्तरांना समर्थन देण्यासाठी डिझाइन केलेली असावी.उदाहरणार्थ, सहा-लेयर स्टॅकमध्ये वरचा सिग्नल लेयर, पहिला ग्राउंड लेयर, पहिला पॉवर लेयर, दुसरा पॉवर लेयर, दुसरा ग्राउंड लेयर आणि तळाचा सिग्नल लेयर असू शकतो.पहिला ग्राउंड लेयर आणि पहिला पॉवर सप्लाय लेयर स्टॅक केलेल्या स्ट्रक्चरमध्ये एकमेकांच्या अगदी जवळ असण्यासाठी प्रदान केले जातात आणि हे दोन लेयर 2 ते 3 मैल अंतरावर असतात जेणेकरून एक आंतरिक लेयर कॅपेसिटन्स तयार होईल.या कॅपेसिटरचा मोठा फायदा असा आहे की ते विनामूल्य आहे आणि फक्त पीसीबी उत्पादन नोट्समध्ये निर्दिष्ट करणे आवश्यक आहे.जर पॉवर सप्लाई लेयर विभाजित करणे आवश्यक आहे आणि त्याच लेयरवर अनेक VDD पॉवर रेल आहेत, तर सर्वात मोठा पॉवर सप्लाय लेयर वापरला जावा.रिक्त छिद्र सोडू नका, परंतु संवेदनशील सर्किट्सकडे देखील लक्ष द्या.हे त्या VDD लेयरची क्षमता वाढवेल.जर डिझाइन अतिरिक्त स्तरांच्या उपस्थितीसाठी परवानगी देत ​​​​असेल तर, पहिल्या आणि द्वितीय वीज पुरवठा स्तरांदरम्यान दोन अतिरिक्त ग्राउंडिंग स्तर ठेवले पाहिजेत.2 ते 3 mils समान अंतराच्या बाबतीत, लॅमिनेटेड स्ट्रक्चरची अंतर्निहित कॅपेसिटन्स यावेळी दुप्पट केली जाईल.

आदर्श PCB लॅमिनेशनसाठी, डीकपलिंग कॅपेसिटरचा वापर पॉवर सप्लाय लेयरच्या सुरुवातीच्या एंट्री पॉईंटवर आणि DUT च्या आसपास केला पाहिजे, ज्यामुळे PDS प्रतिबाधा संपूर्ण फ्रिक्वेंसी रेंजवर कमी असल्याची खात्री होईल.0.001µF ते 100µF कॅपेसिटर वापरल्याने ही श्रेणी कव्हर करण्यात मदत होईल.सर्वत्र कॅपेसिटर असणे आवश्यक नाही;DUT विरुद्ध थेट कॅपेसिटर डॉकिंग केल्याने सर्व उत्पादन नियम मोडले जातील.अशा गंभीर उपायांची आवश्यकता असल्यास, सर्किटमध्ये इतर समस्या आहेत.

एक्सपोज्ड पॅड्सचे महत्त्व (ई-पॅड)

याकडे दुर्लक्ष करणे सोपे आहे, परंतु PCB डिझाइनची उत्कृष्ट कार्यक्षमता आणि उष्णता नष्ट करण्यासाठी हे महत्त्वपूर्ण आहे.

एक्सपोज्ड पॅड (पिन 0) हा सर्वात आधुनिक हाय-स्पीड ICs च्या खाली असलेल्या पॅडचा संदर्भ देतो आणि हे एक महत्त्वाचे कनेक्शन आहे ज्याद्वारे चिपचे सर्व अंतर्गत ग्राउंडिंग डिव्हाइसच्या खाली असलेल्या मध्यवर्ती बिंदूशी जोडलेले आहे.उघडलेल्या पॅडची उपस्थिती अनेक कन्व्हर्टर्स आणि अॅम्प्लीफायर्सना ग्राउंड पिनची आवश्यकता दूर करण्यास अनुमती देते.या पॅडला PCB ला सोल्डरिंग करताना स्थिर आणि विश्वासार्ह विद्युत कनेक्शन आणि थर्मल कनेक्शन तयार करणे ही मुख्य गोष्ट आहे, अन्यथा सिस्टमला गंभीर नुकसान होऊ शकते.

उघडलेल्या पॅडसाठी इष्टतम इलेक्ट्रिकल आणि थर्मल कनेक्शन तीन चरणांचे अनुसरण करून प्राप्त केले जाऊ शकतात.प्रथम, जेथे शक्य असेल तेथे, उघडलेल्या पॅडची प्रतिकृती प्रत्येक PCB लेयरवर केली जावी, जे सर्व ग्राउंडसाठी अधिक जाड थर्मल कनेक्शन प्रदान करेल आणि त्यामुळे जलद उष्णता नष्ट होईल, विशेषत: उच्च शक्तीच्या उपकरणांसाठी महत्वाचे आहे.इलेक्ट्रिकल बाजूने, हे सर्व ग्राउंडिंग लेयर्ससाठी चांगले इक्विपटेन्शियल कनेक्शन प्रदान करेल.तळाच्या थरावर उघडलेल्या पॅडची प्रतिकृती बनवताना, ते डिकपलिंग ग्राउंड पॉइंट आणि हीट सिंक माउंट करण्यासाठी जागा म्हणून वापरले जाऊ शकते.

पुढे, उघडलेल्या पॅडला अनेक समान विभागांमध्ये विभाजित करा.चेकरबोर्डचा आकार सर्वोत्तम आहे आणि तो स्क्रीन क्रॉस ग्रिड किंवा सोल्डर मास्कद्वारे प्राप्त केला जाऊ शकतो.रीफ्लो असेंब्ली दरम्यान, डिव्हाइस आणि पीसीबी दरम्यान कनेक्शन स्थापित करण्यासाठी सोल्डर पेस्ट कसे वाहते हे निर्धारित करणे शक्य नाही, म्हणून कनेक्शन उपस्थित असू शकते परंतु असमानपणे वितरित केले जाऊ शकते किंवा वाईट म्हणजे कनेक्शन लहान आहे आणि कोपर्यात स्थित आहे.उघडलेल्या पॅडला लहान विभागांमध्ये विभाजित केल्याने प्रत्येक क्षेत्राला एक कनेक्शन पॉइंट मिळू शकतो, अशा प्रकारे डिव्हाइस आणि PCB यांच्यात एक विश्वासार्ह, समान कनेक्शन सुनिश्चित होते.

शेवटी, हे सुनिश्चित केले पाहिजे की प्रत्येक विभागात जमिनीवर ओव्हर-होल कनेक्शन आहे.क्षेत्रे सहसा अनेक मार्ग ठेवण्यासाठी पुरेसे मोठे असतात.असेंब्लीपूर्वी, प्रत्येक वायास सोल्डर पेस्ट किंवा इपॉक्सीने भरण्याची खात्री करा.उघडकीस आलेली पॅड सोल्डर पेस्ट विअस पोकळीत परत जाणार नाही याची खात्री करण्यासाठी ही पायरी महत्त्वाची आहे, ज्यामुळे अन्यथा योग्य कनेक्शनची शक्यता कमी होईल.

पीसीबीमधील स्तरांमधील क्रॉस-कप्लिंगची समस्या

पीसीबी डिझाइनमध्ये, काही हाय-स्पीड कन्व्हर्टरच्या लेआउट वायरिंगमध्ये अपरिहार्यपणे एक सर्किट लेयर दुसर्‍यासह क्रॉस-कपल्ड असेल.काही प्रकरणांमध्ये, संवेदनशील अॅनालॉग स्तर (पॉवर, ग्राउंड किंवा सिग्नल) थेट उच्च-आवाज डिजिटल स्तराच्या वर असू शकतो.बहुतेक डिझाइनरांना असे वाटते की हे अप्रासंगिक आहे कारण हे स्तर वेगवेगळ्या स्तरांवर स्थित आहेत.हे प्रकरण आहे का?चला एक साधी चाचणी पाहू.

समीप स्तरांपैकी एक निवडा आणि त्या स्तरावर सिग्नल इंजेक्ट करा, त्यानंतर, क्रॉस-कपल्ड लेयर स्पेक्ट्रम विश्लेषकाशी कनेक्ट करा.तुम्ही बघू शकता, समीप लेयरला जोडलेले बरेच सिग्नल आहेत.जरी 40 mils च्या अंतरासह, एक अर्थ आहे ज्यामध्ये समीप स्तर अजूनही एक कॅपॅसिटन्स तयार करतात, ज्यामुळे काही फ्रिक्वेन्सींवर सिग्नल अजूनही एका लेयरपासून दुस-या स्तरावर जोडला जाईल.

एका लेयरवरील उच्च आवाजाच्या डिजिटल भागामध्ये हाय स्पीड स्विचमधून 1V सिग्नल आहे असे गृहीत धरून, नॉन-चालित लेयरला जेव्हा स्तरांमधील अलगाव 60dB असेल तेव्हा चालित लेयरमधून 1mV सिग्नल जोडलेले दिसेल.2Vp-p फुल-स्केल स्विंगसह 12-बिट अॅनालॉग-टू-डिजिटल कन्व्हर्टर (ADC) साठी, याचा अर्थ 2LSB (किमान लक्षणीय बिट) कपलिंग आहे.दिलेल्या प्रणालीसाठी, ही समस्या असू शकत नाही, परंतु हे लक्षात घ्यावे की जेव्हा रिझोल्यूशन 12 ते 14 बिट्सपर्यंत वाढवले ​​जाते, तेव्हा संवेदनशीलता चारच्या घटकाने वाढते आणि अशा प्रकारे त्रुटी 8LSB पर्यंत वाढते.

क्रॉस-प्लेन/क्रॉस-लेयर कपलिंगकडे दुर्लक्ष केल्याने सिस्टम डिझाइन अयशस्वी होऊ शकत नाही किंवा डिझाइन कमकुवत होऊ शकत नाही, परंतु एखाद्याने सतर्क राहणे आवश्यक आहे, कारण दोन लेयर्समध्ये अपेक्षेपेक्षा जास्त कपलिंग असू शकते.

जेव्हा लक्ष्य स्पेक्ट्रममध्ये ध्वनी बनावटी जोडणी आढळते तेव्हा हे लक्षात घेतले पाहिजे.कधीकधी लेआउट वायरिंगमुळे अनपेक्षित सिग्नल होऊ शकतात किंवा वेगवेगळ्या स्तरांवर लेयर क्रॉस-कप्लिंग होऊ शकते.संवेदनशील प्रणाली डीबग करताना हे लक्षात ठेवा: समस्या खालील स्तरामध्ये असू शकते.

लेख नेटवर्कवरून घेतलेला आहे, काही उल्लंघन असल्यास, कृपया हटविण्यासाठी संपर्क साधा, धन्यवाद!