इलेक्ट्रोमॅग्नेटिक समस्या टाळण्यासाठी पीसीबी डिझाइनसाठी 6 टिपा

PCB डिझाइनमध्ये, इलेक्ट्रोमॅग्नेटिक कंपॅटिबिलिटी (EMC) आणि संबंधित इलेक्ट्रोमॅग्नेटिक इंटरफेरन्स (EMI) हे पारंपारिकपणे अभियंत्यांसाठी दोन प्रमुख डोकेदुखी आहेत, विशेषत: आजच्या सर्किट बोर्ड डिझाइनमध्ये आणि घटक पॅकेजेस कमी होत आहेत, OEM ला उच्च गती प्रणालीची आवश्यकता आहे.या लेखात, मी पीसीबी डिझाइनमध्ये इलेक्ट्रोमॅग्नेटिक समस्या टाळण्यासाठी कसे सामायिक करू.

1. क्रॉसस्टॉक आणि संरेखन हे फोकस आहे

विद्युत प्रवाहाचा योग्य प्रवाह सुनिश्चित करण्यासाठी संरेखन विशेषतः महत्वाचे आहे.जर विद्युतप्रवाह आंदोलक किंवा इतर तत्सम उपकरणातून येत असेल, तर विद्युतप्रवाह जमिनीच्या थरापासून वेगळे ठेवणे किंवा विद्युत् प्रवाह दुसर्‍या संरेखनाच्या समांतर चालू ठेवणे विशेषतः महत्त्वाचे आहे.समांतर दोन हाय-स्पीड सिग्नल EMC आणि EMI, विशेषतः क्रॉसस्टॉक तयार करू शकतात.रेझिस्टरचे मार्ग शक्य तितके लहान ठेवणे आणि रिटर्न करंटचे मार्ग शक्य तितके लहान ठेवणे महत्वाचे आहे.परतीच्या मार्गाची लांबी ट्रान्समिट मार्गाच्या लांबीइतकीच असावी.

EMI साठी, एका मार्गाला "उल्लंघन मार्ग" आणि दुसरा "बळी मार्ग" असे म्हणतात.इलेक्ट्रोमॅग्नेटिक फील्डच्या उपस्थितीमुळे प्रेरक आणि कॅपेसिटिव्ह कपलिंग "पीडित" मार्गावर परिणाम करते, अशा प्रकारे "बळी पथ" वर पुढे आणि उलट प्रवाह निर्माण करतात.अशाप्रकारे, स्थिर वातावरणात लहर निर्माण होते जिथे सिग्नलची ट्रान्समिट आणि रिसीव्ह लांबी जवळजवळ समान असते.

स्थिर संरेखन असलेल्या चांगल्या-संतुलित वातावरणात, प्रेरित प्रवाह एकमेकांना रद्द करतात, अशा प्रकारे क्रॉसस्टॉक काढून टाकतात.तथापि, आपण अशा अपरिपूर्ण जगात आहोत जिथे असे घडत नाही.म्हणून, आमचे ध्येय हे आहे की सर्व संरेखनांसाठी क्रॉसस्टॉक कमीतकमी ठेवला पाहिजे.समांतर रेषांमधील रुंदी ओळींच्या रुंदीच्या दुप्पट असल्यास क्रॉसस्टॉकचा प्रभाव कमी केला जाऊ शकतो.उदाहरणार्थ, जर रेषेची रुंदी 5 मैल असेल, तर दोन समांतर रेषांमधील किमान अंतर 10 मैल किंवा जास्त असावे.

जसजसे नवीन साहित्य आणि घटक दिसून येत आहेत, पीसीबी डिझाइनर्सना देखील EMC आणि हस्तक्षेप समस्यांना सामोरे जाणे आवश्यक आहे.

2. डिकपलिंग कॅपेसिटर

डिकपलिंग कॅपेसिटर क्रॉसस्टॉकचे अनिष्ट परिणाम कमी करतात.ते डिव्हाइसच्या पॉवर आणि ग्राउंड पिनच्या दरम्यान स्थित असले पाहिजेत, जे कमी AC प्रतिबाधा सुनिश्चित करते आणि आवाज आणि क्रॉसस्टॉक कमी करते.विस्तृत वारंवारता श्रेणीवर कमी प्रतिबाधा साध्य करण्यासाठी, एकाधिक डिकपलिंग कॅपेसिटर वापरावे.

डिकपलिंग कॅपेसिटर ठेवण्याचे महत्त्वाचे तत्व म्हणजे सर्वात कमी कॅपॅसिटन्स मूल्य असलेले कॅपेसिटर संरेखनांवर प्रेरक प्रभाव कमी करण्यासाठी डिव्हाइसच्या शक्य तितक्या जवळ ठेवले जाते.हा विशिष्ट कॅपॅसिटर डिव्हाइसच्या पॉवर सप्लाय पिन किंवा पॉवर सप्लाय रेसवेच्या शक्य तितक्या जवळ ठेवावा आणि कॅपेसिटरचे पॅड थेट वायस किंवा ग्राउंड लेव्हलशी जोडलेले असावेत.संरेखन लांब असल्यास, जमिनीवरील प्रतिबाधा कमी करण्यासाठी एकाधिक मार्ग वापरा.

3. पीसीबी ग्राउंडिंग

EMI कमी करण्याचा एक महत्त्वाचा मार्ग म्हणजे PCB ग्राउंडिंग लेयर डिझाइन करणे.पहिली पायरी म्हणजे PCB बोर्डाच्या एकूण क्षेत्रामध्ये ग्राउंडिंग क्षेत्र शक्य तितके मोठे करणे जेणेकरून उत्सर्जन, क्रॉसस्टॉक आणि आवाज कमी करता येईल.प्रत्येक घटकाला ग्राउंड पॉइंट किंवा ग्राउंडिंग लेयरशी जोडताना विशेष काळजी घेणे आवश्यक आहे, त्याशिवाय विश्वासार्ह ग्राउंडिंग लेयरचा तटस्थ प्रभाव पूर्णपणे वापरला जाऊ शकत नाही.

विशेषतः जटिल पीसीबी डिझाइनमध्ये अनेक स्थिर व्होल्टेज असतात.आदर्शपणे, प्रत्येक संदर्भ व्होल्टेजचा स्वतःचा संबंधित ग्राउंडिंग स्तर असतो.तथापि, खूप जास्त ग्राउंडिंग लेयर्स पीसीबीच्या उत्पादन खर्चात वाढ करतात आणि ते खूप महाग करतात.तीन ते पाच वेगवेगळ्या ठिकाणी ग्राउंडिंग लेयर्स वापरणे ही एक तडजोड आहे, ज्यापैकी प्रत्येकामध्ये अनेक ग्राउंडिंग विभाग असू शकतात.हे केवळ बोर्डाच्या उत्पादन खर्चावर नियंत्रण ठेवत नाही तर EMI आणि EMC देखील कमी करते.

EMC कमी करायचे असल्यास कमी प्रतिबाधा ग्राउंडिंग प्रणाली महत्वाची आहे.मल्टीलेअर पीसीबीमध्ये कॉपर बॅलन्स ब्लॉक (कॉपर थिव्हिंग) किंवा विखुरलेल्या ग्राउंडिंग लेयरपेक्षा विश्वासार्ह ग्राउंडिंग लेयर असणे श्रेयस्कर आहे कारण त्यात कमी प्रतिबाधा आहे, वर्तमान मार्ग प्रदान करतो आणि रिव्हर्स सिग्नलचा सर्वोत्तम स्रोत आहे.

सिग्नलला जमिनीवर परतण्यासाठी किती वेळ लागतो हे देखील खूप महत्वाचे आहे.सिग्नलला स्त्रोतापर्यंत आणि तेथून प्रवास करण्यासाठी लागणारा वेळ तुलनात्मक असणे आवश्यक आहे, अन्यथा अँटेना सारखी घटना घडेल, ज्यामुळे विकिरणित ऊर्जा EMI चा भाग बनू शकेल.त्याचप्रमाणे, सिग्नलच्या स्त्रोतापर्यंत/वरून विद्युत् प्रवाहाचे संरेखन शक्य तितके लहान असावे, जर स्त्रोत आणि परतीचे मार्ग समान लांबीचे नसतील तर ग्राउंड बाउन्स होईल आणि यामुळे EMI देखील तयार होईल.

4. 90° कोन टाळा

EMI कमी करण्यासाठी, संरेखन, वायस आणि इतर घटकांना 90° कोन तयार करणे टाळले पाहिजे, कारण काटकोन रेडिएशन निर्माण करेल.90 ° कोन टाळण्यासाठी, संरेखन किमान दोन 45 ° कोन कोपर्यात वायरिंग असावे.

5. ओव्हर-होलचा वापर काळजीपूर्वक करणे आवश्यक आहे

जवळजवळ सर्व पीसीबी लेआउट्समध्ये, विविध स्तरांमधील प्रवाहकीय कनेक्शन प्रदान करण्यासाठी विअस वापरणे आवश्यक आहे.काही प्रकरणांमध्ये, ते प्रतिबिंब देखील निर्माण करतात, कारण संरेखनामध्ये विअस तयार केल्यावर वैशिष्ट्यपूर्ण प्रतिबाधा बदलते.

हे लक्षात ठेवणे देखील महत्त्वाचे आहे की विअस संरेखनाची लांबी वाढवतात आणि जुळणे आवश्यक आहे.विभेदक संरेखनाच्या बाबतीत, शक्य असेल तेथे विअस टाळावे.हे टाळता येत नसल्यास, सिग्नल आणि रिटर्न पाथमधील विलंबाची भरपाई करण्यासाठी दोन्ही संरेखनांमध्ये वायसचा वापर केला पाहिजे.

6. केबल्स आणि भौतिक संरक्षण

डिजिटल सर्किट्स आणि अॅनालॉग करंट्स वाहून नेणाऱ्या केबल्स परजीवी कॅपेसिटन्स आणि इंडक्टन्स निर्माण करू शकतात, ज्यामुळे अनेक EMC संबंधित समस्या उद्भवतात.ट्विस्टेड पेअर केबल्स वापरल्यास, कपलिंगची निम्न पातळी राखली जाते आणि निर्माण होणारी चुंबकीय क्षेत्रे काढून टाकली जातात.उच्च फ्रिक्वेंसी सिग्नलसाठी, EMI हस्तक्षेप दूर करण्‍यासाठी, शिल्डेड केबल्सचा वापर करणे आवश्यक आहे, त्‍यांचे पुढचे आणि मागचे दोन्ही ग्राउंड आहेत.

भौतिक संरक्षण म्हणजे EMI ला PCB सर्किटरीमध्ये प्रवेश करण्यापासून रोखण्यासाठी मेटल पॅकेजमध्ये संपूर्ण किंवा सिस्टमचा काही भाग संरक्षित करणे.हे शिल्डिंग बंद, ग्राउंड-कंडक्टिंग कॅपेसिटरसारखे कार्य करते, अँटेना लूपचा आकार कमी करते आणि EMI शोषून घेते.